THIN FILM TRANSISTOR

Patent Number:

JP62005661

Publication date:

1987-01-12

Inventor(s):

WAKAUMI HIROO

Applicant(s)::

NEC CORP

Requested Patent:

JP62005661

Application Number: JP19850145044 19850701

Priority Number(s):

IPC Classification:

H01L29/78; H01L27/12; H01L29/60

EC Classification:

Equivalents:

Abstract

PURPOSE:To increase the capacity of a display device by forming a conductive electrode through an insulating film on a glasslike substrate, forming a polycrystalline Si active layer thereon, further forming a thin insulating film and a conductive electrode thereon to use the both electrodes as a common gate, and forming a channel in the polycrystalline Si active layer.

CONSTITUTION:A conductive layer 15' is formed through an insulating film 12 on a glasslike substrate 11, a thin insulating film 12' is deposited thereon, a polycrystalline Si is deposited thereon, boron is doped to form an active layer 13. A high density impurity is doped on part of the layer to form N<+> type impurity layers 14, 14'. A thin insulating film 12' is formed thereon, and a conductive layer 15 is formed thereon. Thereafter, a passivation film is formed on the entire surface, only source and drain are opened, aluminum is deposited to lead an electrode 16. Thus, the capacity of a display device driven by an active matrix TFT by the high speed operation of a driver can be increased.

Data supplied from the esp@cenet database - I2

⑲ 日本国特許庁(JP)

⑪特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭62-5661

@Int_Cl_4

識別記号

庁内整理番号

④公開 昭和62年(1987)1月12日

H 01 L 29/78 27/12

27/12 29/60 8422-5F 7514-5F

審査請求 未請求 発明の数 1 (全4頁)

劉発明の名称 薄膜トランジスタ

②特 頭 昭60-145044

纽出 願 昭60(1985)7月1日

⑦発 明 者 若 海 弘 夫 ⑦出 願 人 日本電気株式会社

東京都港区芝5丁目33番1号 日本電気株式会社内

東京都港区芝5丁目33番1号

②代 理 人 弁理士 内 原 晋

明 細 看

1. 発明の名称

薄膜トランジスタ

2. 特許請求の範囲

(1) ガラス状基板上に絶縁膜を介して第1の導電性電極を設け、その上に第1の絶縁薄膜を介してなる多結晶 Si 活性層を設け、 可にその上にの地線 薄膜と同程度の膜 厚からなる第2の絶縁 薄膜と同程度の 膜厚を介している Si を設け、 前配第1、 第2の 導電性 道をとる 設け、 前配 不純 物層を除る とを特徴と 古る薄膜トランジスタ。

3.発明の詳細な説明

[産業上の利用分野]

本発明は、 LC、 EL、 VF 等の表示デバイス駆動用 の TFT やその 周辺回路の基本構成要素である薄膜 トランジスタに関する。

〔従来の技術〕

近年、EL、LC等の表示装置が大面積化するにつれて、アクティアマトリックスTFTで駆動する方式が検討され始めてきた。この方式では、各種をに対応して設けたTFTの他に、X、Yの単極ををはTFTと共に、ガラス状态板の上にIC化されるのが、これがある。とれば、アクトラングのの性になったが可能に対したがある。対したが可能に対したができれば、アフィイスの側には、大面積化が可能に対している。大力を大きくとが可能によりに、カラングのセルの開口率を向上できるようになる。

トとなる多結晶 Si 導道 M 15 と、ソース・ドレインの n⁺ 不純物 M 14.14′と、オーミックコンタクトをとるための Ad 電極 16 とから M 成 される。 このトランジスタでは、ゲート下の活性 M 13 内にチャネルを形成して導電性がゲート 電位で制御される。
TFT はこのようなトランジスタで 構成され、またドライベはこの 種のトランジスタを 複数 用いて 機成される。上述のトランジスタに おける 電子移動 歴 μe は活性 M に用いている 多結晶 Si 15 の 結晶性で決まり、 non-dope の多結晶 Si を用いた場合、 最大でも 10 cm²/ν sec 前後の値である。

[発明が解決しよりとする問題点]

ところで、このような低い 4。を有するトランソスタで TFT を構成しようとすると、1 セル当りのトランシスタの W/L (テャネル幅/テャネル侵)を大きくして、必要とするスイッテングスピードを得ることになる。従って、従来例では1つのセル内でのトランシスタ部の占有面積が増大するので、液晶等の要示セルの開口率が低下し、コントラストが悪化することになっている。時に、EL

(発明の原理と作用)

駆動用の TFT では、トランジスタを 2 個構成する 必要があるので、開口率の低下は著しくなる。

また、上述のトランジスタを用いてドライバを構成する場合には、 gmが小さいので高速駆動が困難という問題がある。 高速駆動を行なわせるために W/Lを大きくするか、 μeを向上する方法が考えられる。 W/Lを大きくすればトランジスタを傾びしても領域の面積が増大し、 多結晶 SI 活性値でレインパングリー(grainboundary)や欠陥の入る面積が大きくなるため、 ICの歩留りが低下する を向上するのは、 ガラス状态をにトランスタを作成する限りにおいては、 低温の 無処理工程を行ってつくらざるを得ず、 これは現状では易でない。

本発明の目的は、かかる従来の欠点を解消し、 高 gm 化による表示ディパイスの大容量化を可能な らしめた薄膜トランジスタを提供することにある。

[問題点を解決するための手段]

本発明は、ガラス状基板上に構成される薄膜ト ランシスタであって、ガラス状基板上に絶縁膜を

を界面近傍から活性層内部に設けた埋込みチャネル(表面付近をn型、内部をp型にする)の構造によっても同じ効果が得られる。

[実施例]

以下、本発明の実施例について図面を参照し乍ら詳細に説明する。

 また、多結晶 Si 導配層 15'は、双圧 CVD 法符によ りノンドープの多結晶 SI を蒸発した後、イオン注 入等により P , As 等の不納物をドープすることに よって低抵抗の跛として得られる。とのようにし て得た前記導電腦 15′の上に、導い絶線膜(例え は、S10,) 12'を数百~数千 Å 程度 着ける。 そして、 更にその上には多結晶 Si を被圧 CVD 法等により紙 **着し、閾値電圧が適当な値になるようにポロン等** の不納物をドープした後適当なアニールを行って、 多結晶 Si 活性層 13を形成する。この活性層 13 に は、 H_2 、 F_2 等がドープされてもよい。との層の 一部には、高濃度の不納物(PまたはAs)をドー プすることにより低抵抗のソース・ドレインとな る n 不納物圏 1 4 , 1 4′を形成する。 そして、 その上に SiO, 等の海い絶線版 1 2'を海い絶線版12 と同程度の胰學に設ける。絶縁與12と12′との膜 厚は必ずしも同じでなくともよい。次に、多結晶 Siの導電層15を前述したような手段で、この 絶喙膜12′の上に形成する。この後、パッシベー ション膜 (SiO2等) を全面に着け、ソース・ドレイ

以上は『型の活性層に』チャネルを形成したトランジスクであるが、これとは別の領域(ガラス 状基板 11 上の異なる領域)に同じような構成で (不純物の型は』チャネルの場合と逆になる)『 チャネルのトランジスタを構成することによって、 完全に絶縁分離された従来の 2 倍の電流供給能力 尚、本実施例ではゲート電镀15.15′を多結 品Siの導電層で形成した例をとり上げたが、他の 導電性電镀で構成しても差し支えない。例えば、 W.Wシリサイド、Mo. Moシリサイド、AL、 ALSI、CoSi₂、Cr. Au 等が構成要素としてあげ られる。

このようにして構成したトランジスタでは、ゲート電極15.15'が活性層13の上下に設けられるため、活性層13の内の上下界面近傍に1つずつチャネルを形成できる。しかも、これらのチャネルに流れる電子の流れは、ゲート電極15.15'に印加されるパイアス電圧により、それぞれ上個のチャネル、下側のチャネルの反転層内電荷を制

を有する CMOSインパーク を構成することが可能に カる。

本発明の海膜トランジスタでは、 8m を従来の2 倍に向上できるので、IC化してドライバを構成す れば高速駆動が可能になる。しかも、チャネル幅 を従来のトランジスタと同サイズに設計できるの で、多粒晶SI活性層の面積は増大せず、ドライベ 等を構成した場合にもグレインパウンダリーや欠 陥が増えることがないことから、歩留りの低下を 引き起とさない。さらに、 TFT に採用すれば高い gm を得られることから、トランジスタの W/Lを小 さくすることができ、袋示セル当りの朔口率を高 められることになる。Wを小さくできれば、占有 面積の減少に伴い多結晶 S! 活性層内にトラップ準 位や欠陥の入る領域が少くなり、歩留りの向上も 期待できる。特に、EL等の級動装置では2つのト ランジスタで TFT を構成するため、得られる効果 は筍しい。さらに、本発明の構成では、基板がフ ロートにならないため、 SOI 構造によくみられる キンク現象も抑止される。

[発明の効果]


以上取明したように本発明によれば、 gm あるいはドレイン電流 Ioを同じ 光 で比較すると従来の 2 倍にも向上できるので、ドライバの高速動作によりアクティアマトリックス TFT で駆動される 表示 でいる ないで できるので、 表示 セルの開いるのが、 を高められる。 この結果、 LC 等の表示 装置 ロントラストを向上できる。また、 TFT の W を しくできるため、 多結晶 Si 活性 層の面積が 減少し、 歩 留りの向上を期待できる。

4. 図面の簡単な説明


第1図は本発明による海膜トランシスタの第1 の実施例を示す構造断面図、第2図は従来の薄膜トランシスタの構造断面図である。

11 … ガラス状基板、 12,12′ … 絶緑膜、 13…多結晶 Si 活性層、 14,14′ … n⁺ 不純物層、 15 … 多結晶 Si 導電層、 16 … AC。

特許出願人 日本電気株式会社 代理 人 弁理士 内原



第1図



第2网